Уникальные студенческие работы


Курсовая по микропроцессоры и микропроцессорные системы

Сам МП функционирует как элемент микропроцессорной системы. Соединения между элементами внутри системы составляют интерфейс. Под интерфейсом понимается совокупность унифицированных технических и программных средств, необходимых для подключения данных устройств к системе или одной системы к.

Структурная схема МП приведена на курсовая по микропроцессоры и микропроцессорные системы. Вход X1 может быть использован для приема тактовых импульсов от внешнего задающего генератора. Восьмиразрядное АЛУ выполняет предусмотренные системой команд МП арифметические и логические операции, результат которых помещает в аккумулятор, а также в зависимости от результатов операций нуль, переполнение и т. Блок управления прерываниями осуществляет переключение выполняемых программ задач МП по внешним сигналам управления, что необходимо для быстрой реакции МП на внешние события нажатие курсовая по микропроцессоры и микропроцессорные системы на клавиатуре, переполнение буфера принтера и т.

Часть внутренних регистров используется процессором для собственных целей и является программно недоступным.

Микропроцессорные системы

К ним относится регистр Курсовая по микропроцессоры и микропроцессорные системы, используемый для хранения, выбранной из памяти команды и регистры временного хранения данных - ТR, W, Z. Другие регистры программно доступны и могут использоваться программистом для собственных целей промежуточного хранения данных. В результате часто отсутствует необходимость в явном задании операндов и команды кодируются более коротко.

В то же время усложнилось программирование из-за возникшей необходимости учитывать функциональные особенности регистров. Подробнее рассмотрим программно-доступные регистры МП. Аккумулятор А - 8-разрядный регистр, являющийся ядром большинства операций МП - при выполнении арифметических и логических операций он обычно является источником одного из операндов, в курсовая по микропроцессоры и микропроцессорные системы же помещается результат.

Другой операнд может находиться в одном из регистров МП или ячейке памяти и явно задается в команде МП.

Разработка микропроцессорной системы

Регистры общего назначения B,C,D,E,H,L - в зависимости курсовая по микропроцессоры и микропроцессорные системы выполняемой команды могут быть использованы как шесть 8-разрядных регистров или три 16-разрядные регистровые пары.

Кроме того, регистровая пара HL используется МП для хранения адреса памяти при косвенной адресации данных. Несколько команд позволяют использовать и пары ВС и DE для адресации данных, но обычно они являются общецелевыми регистровыми парами временного хранения данных.

Счетчик команд PC используется для указания на адрес следующей выполняемой команды. Содержимое PC может быть изменено командами переходов, вызова подпрограмм и возврата из.

Указатель стека SP предназначен для адресации особым образом организованной области памяти, называемой стеком. Он всегда указывает на вершину стека, содержащую последний введенный в него элемент. Стек заполняется в сторону младших адресов, что считается стандартным для МС. Регистр состояния флагов или индикаторов RF использует 5 битов флажков хранения информации о состоянии МП. Флажки имеют следующее назначение: Автоматическая установка битов в единицу происходит в результате выполнения арифметических и логических операций при условии наступления соответствующего назначению бита события, в противном случае содержимое битов сбрасывается в нуль.

Эти биты используются командами условных переходов, вызова подпрограмм и возврата из. Кодирование курсовая по микропроцессоры и микропроцессорные системы и адресация данных Команды ВМ85А требуют для кодирования от 1 до 3 байт. Первый байт всегда содержит код операции. Второй и при необходимости третий байты отводятся под непосредственные данные, адрес порта или ячейки памяти рис. Команды МП содержат именную часть команды или код операции, а также адресную часть, содержащую сведения об адресах операндов.

Источниками и приемниками операндов могут служить: Сведения о месторасположении операндов могут задаваться в двух формах: Неявная форма обеспечивает передачу адресной информации через код операции, для чего используются поля dst и src на рис. Достоинства такого подхода - в малой длине машинных команд, требующих меньшего времени для своего выполнения. Большей гибкостью обладают команды, использующие явную форму задания адресной информации, что позволяет связывать с одной командой множество адресов, повышая ее эффективность.

Однако при этом возрастает длина машинной команды и соответственно снижается эффективность объектного кода. На практике часто встречаются и комбинированные формы адресации, содержащие явную и неявную части.

Примеры команд, использующих явную адресацию: Для повышения эффективности программного кода т. Правильное использование всего набора позволяет обеспечить эффективный доступ к структурированным данным массивы, стекисократить длину программного кода и число обращений к магистрали. МП ВМ85А имеет следующие способы адресации: В случае регистровой адресации операнд находится в одном из внутренних регистров МП.

Примеры команд с регистровой адресацией: Поскольку для ссылки на регистр требуется всего лишь несколько бит, включаемых в код операции, команды данного типа имеют наименьшую длину и не требуют циклов обращения к магистрали. Все это обеспечивает командам регистровой адресации наибольшую эффективность. Команды с прямым способом адресации используют для задания места расположения данных в памяти второй и третий байты команды.

Прямая адресация позволяет курсовая по микропроцессоры и микропроцессорные системы выбрать любую ячейку памяти или порт ВВ во всем адресном пространстве МП. Курсовая по микропроцессоры и микропроцессорные системы команд данного типа: IN, port ; LHLD addr В случае непосредственной адресации источником данных служит сама команда, второй и, если необходимо, третий байт которой служат для задания констант.

Основной недостаток непосредственной адресации заключается в невозможности курсовая по микропроцессоры и микропроцессорные системы данными без изменения программного кода, что привело к созданию способов с вычисляемым адресом, к простейшим из которых относится косвенная регистровая адресация. В командах с косвенной адресацией указывается не прямой адрес ячейки памяти, а регистровая пара МП, содержащая адрес операнда.

К командам, использующим косвенный способ адресации, в частности, относятся: Временные диаграммы режимов работы ВМ85А В каждом машинном цикле МП выполняет операцию ввода или вывода одного байта информации согласно временным диаграммам на рис. Непосредственно для ВВ информации отводятся 3 машинных такта: При необходимости к этим тактам может быть добавлено произвольное число тактов ожидания готовности канала Тw, включаемых между тактами Т2 и 73.

Для реализации подобного курсовая по микропроцессоры и микропроцессорные системы режима работы используется сигнал READY, проверка которого выполняется в середине 72 и всех следующих за ним тактов Tw. Для обеспечения надежного считывания этот сигнал должен быть установлен в 0 за 110 не до момента его первой проверки. Отметим, что действительность данных обеспечивается только в момент формирования задних фронтов этих стробов. При обращении к устройствам ВВ 8-разрядный адрес порта присутствует как на младшей, так и старшей половинах ША, что позволяет ориентировать модули ВВ на использование сигналов А15 - A8, для приема которых отсутствует необходимость во внешнем адресном регистре.

Команда содержит три машинных цикла: Ml -выборка кода операции, М2 - чтение из памяти второго байта команды курсовая по микропроцессоры и микропроцессорные системы МЗ - выдача содержимого аккумулятора в порт ВВ.

Циклы М2 и МЗ требуют трех машинных тактов, цикл Ml - четырех. Дополнительный такт здесь требуется для реализации внутренних операций в МП, связанных с декодированием команды. Первым четырем входам запроса сопоставлены фиксированные вектора прерываний, расположенные по адресам: Уточним, что под вектором прерываний подразумевается информация, необходимая для перехода к соответствующей подпрограмме обслуживания.

Разработка микропроцессорной системы

В простейшем случае - это просто адрес этой подпрограммы в памяти. Линия LNTR предназначена для приема запроса на прерывание, при котором адрес обслуживающей подпрограммы определяет внешнее устройство, передавая по шине данных команду CALL или, что более удобно, команду RSTn.

При этом для обеспечения приема команды, сформированной внешней аппаратурой, в ответ на запрос INTR генерируется один или три машинных цикла подтверждения прерывания, аналогичных циклам чтения памяти без тактов ожиданияоднако с активным сигналом INTA вместо сигнала RD рис. Временные диаграммы цикла подтверждения прерывания и захвата шины Вход TRAP имеет наивысший приоритет и является немаскируемым, то есть прерывания по нему не могут быть запрещены программно.

На этот вход подаются сигналы, оповещающие о наиболее важных событиях в МС, требующих немедленной реакции МП например, связанных с аварийным изменением напряжения питания. Сопряжение ВМ85А с шинами микропроцессорной курсовая по микропроцессоры и микропроцессорные системы В ряде применений однокристальные МП не могут быть непосредственно соединены с шинами МС по причине недостаточной нагрузочной способности их выходов.

Для организации сопряжения МП с системными шинами в этом случае находят применение буферные регистры и шинные формирователи. Ниже рассмотрены некоторые типичные представители данных классов микросхем.

Регистр содержит трехстабильный выходной буфер, управляемый сигналом ОЕ. Временные диаграммы работы регистра представлены на рис. Таким образом, нагрузочная способность буфера является различной. Буферы выбираются только при низком уровне сигнала ОЕ, обеспечивая передачу данных из А в В при высоком уровне сигнала на входе Г и в обратном направлении в ином случае.

Временные диаграммы работы буфера представлены на рис. В качестве схемы сброса используется RС-цепочка на элементах R1, R2, С5, постоянная времени которой рассчитывается из требований, накладываемых на длительность сигнала Reset. Зная требования по постоянному току подключаемых элементов, можно оценить нагрузочную способность МП. Кроме токовой составляющей необходимо учитывать и емкостную составляющую нагрузки.

Шина данных МС через резисторы R4, R3 подключена курсовая по микропроцессоры и микропроцессорные системы источнику питания. В результате чтение команды из несуществующей области памяти приведет к выполнению команды RST 7, что может быть использовано в отладочных целях. При отсутствии таких модулей требуется установка перемычек 1-2 и 3-4. Системный контроллер представляет собой комбинационную схему, предназначенную для преобразования выходных сигналов МП в стробы синхронизации и управления доступом к памяти и УВВ.

Возможна его реализация на микросхемах малой степени интеграции, а также ПЛМ. Структурная схема Проектируемое устройство состоит из трех блоков: Обобщенная структурная схема устройства приведена на рисунке. Структура подсистем памяти и ввода-вывода на рисунке показана не полностью. Структурная схема устройства Подсистема курсовая по микропроцессоры и микропроцессорные системы включает в себя устройство выборки микросхем памяти адресный селектороперативное запоминающее устройство ОЗУ и постоянное запоминающее курсовая по микропроцессоры и микропроцессорные системы ПЗУ.

Подсистема ввода-вывода УВВ содержит в своем составе адресный селектор и устройства ввода-вывода: Порты ввода и вывода допускают только прямой ввод или прямой вывод данных, соответственно.

Описание данных микросхем приводится ниже. Таблица истинности приведена ниже. Карта распределения адресного пространства памяти Рис. Резервная область памяти может быть использована либо для изменения местоположения ОЗУ в адресном пространстве с помощью перемычки, либо для увеличения объема. А курсовая по микропроцессоры и микропроцессорные системы микросхема с аналогичным объёмом начиная с ячейки С000 и заканчивая ячейкой DFFF, что соответствует адресу 110х хххх хххх хххх.

Адресный селектор памяти Где на входы подаются сигналы А15, А14, А13.

VK
OK
MR
GP